AIモデルの巨大化に伴い、プロセッサとメモリ間のデータ移動による「時間」と「エネルギー消費」の課題が深刻化しています。AIサーバー全体の消費電力のうち、DRAMへのアクセスがGPU本体を上回る割合を占めるという現実があります。この「メモリの壁」を克服するため、メモリ内で演算を行うProcessing-in-Memory（PIM）や、AIに最適化された新しいメモリアーキテクチャが注目されています。
PIMがもたらす革命
従来のフォン・ノイマン型アーキテクチャでは、演算を行うプロセッサとデータを記憶するメモリが物理的に分離されており、データ移動がボトルネックとなっています。PIMは、メモリ内部に演算機能を持たせることで、データ移動を大幅に削減し、処理速度の向上と電力消費の削減を実現します。メモリ帯域幅の制約からの解放、劇的な電力消費削減、AI推論・学習の高速化といったメリットが期待されています。
実用化への道筋と課題
PIMの実現形態は、DRAMのメモリセルアレイ近傍で単純な論理演算を行うものから、Samsungの「HBM-PIM」のようにメモリバンク内に高度な演算ユニットを配置するものまで様々です。しかし、現状のPIM技術ではGPUのTensor Coreのような高度な並列演算機能を完全に代替することは困難で、PIMはデータ移動の多い特定の演算をオフロードする補助的な役割を担い、複雑な処理はCPUやGPUが担当する協調動作が基本となります。
PIMの能力を最大限に引き出すには、ソフトウェアや開発ツールを含むエコシステムの成熟が不可欠です。既存のプログラミングモデルの変更や、PIMに適したコードを生成するコンパイラの開発、ライブラリやフレームワークの提供が求められます。また、技術の普及には標準化が重要で、Micron、Samsung、SK hynixが中心となり、次世代モバイルDRAM規格であるLPDDR6-PIMの標準化に向けてJEDECへの規格登録を進めています。
AIが牽引するメモリシステムの未来
AIの進化は、DRAM単体の技術ロードマップだけでなく、メモリシステム全体のアーキテクチャにも影響を与えています。HBMに代表される積層技術は、今後もDRAMの帯域幅を拡大する上で重要な役割を果たします。次世代のHBM4では、2048ビットへと広がるインタフェース幅や、1スタックあたり2TB/s超の超広帯域化、積層数も16層以上へと増加することが目標とされています。TSVの微細化やハイブリッドボンディングへの移行によって、積層数を増やしつつ接続品質と電力効率を向上させていきます。
CXL（Compute Express Link）は、CPUやGPU、メモリデバイス間を高速・低遅延で接続するオープンな規格で、AIモデルのサイズに応じてメモリ容量を柔軟に拡張したり、複数のプロセッサ間でメモリを共有したりすることが可能になります。Micron社もCXL対応メモリソリューションの開発を進めています。将来的には、DRAMだけでなく、MRAMやFeRAMといった新しい原理に基づく不揮発性メモリが、AIシステムのメモリ階層においてDRAMを補完する役割を担う可能性があります。
メモリ革新が拓くAIの可能性
AIの進化は、メモリ技術に絶え間ない革新を要求し続けています。DRAMは、もはや単なるデータの一時保管場所ではなく、AIの計算能力を最大限に引き出し、エネルギー効率を高め、新たなコンピューティングパラダイムを可能にする戦略的なキーデバイスとなっています。PIMの登場、HBMやLPDDRの継続的な性能向上、CXLによるシステムレベルの最適化は、すべてAIの能力を最大限に引き出し、その応用範囲を広げるための重要なステップです。今後のAI向けメモリ技術の発展は、究極的には「データが動くのではなく、演算がデータに近づく」というデータ中心アーキテクチャの実現へと向かうと考えられます。
Micron社をはじめとするメモリメーカーは、AIという巨大な波に乗り、次世代メモリ技術の開発競争を繰り広げています。その競争が、より高性能で、より電力効率が高く、よりインテリジェントなメモリを生み出し、AIの未来を形作っていきます。データ移動のボトルネックが解消され、メモリが単なる記憶装置から能動的な情報処理基盤へと進化する時、AIは新たな地平を切り拓くことでしょう。
