東洋経済の最新記事は、半導体の性能を大きく左右するパッケージング技術の進化に焦点を当てている。AI（人工知能）やデータセンター向けの高性能半導体需要が高まる中、チップレット（小チップ）を統合する先端パッケージング技術の重要性が増している。
TSMCとIntelの先端パッケージング競争
記事によると、台湾積体電路製造（TSMC）は「3D Fabric」と呼ばれるパッケージング技術を推進。同社の最新技術「SoIC（System on Integrated Chips）」は、チップを垂直に積層し、従来比で配線長を大幅に短縮。これにより、消費電力を削減しつつ、処理速度を向上させる。TSMCは2025年までにSoICの量産を開始する計画だ。
一方、米Intelは「Foveros」や「EMIB（Embedded Multi-die Interconnect Bridge）」技術を展開。Foverosは、ロジックチップを積層する3Dパッケージング技術で、2023年に量産を開始した。Intelはこれらの技術を活用し、AI向けプロセッサ「Gaudi 3」などに適用している。
日本企業の巻き返し戦略
日本でも、官民連携でパッケージング技術の強化が進む。経産省は2023年度補正予算で、先端パッケージング技術の研究開発に約500億円を計上。東京エレクトロンやディスコなどの装置メーカーが、TSMCやIntel向けに装置を供給している。また、ラピダスは2025年までに2nmプロセスと連携したパッケージング技術の確立を目指す。
さらに、新エネルギー・産業技術総合開発機構（NEDO）は「次世代半導体パッケージング技術開発プロジェクト」を推進。プロジェクトリーダーの田中氏は「日本の強みである微細加工技術を生かし、世界をリードするパッケージング技術を確立したい」と述べている。
市場規模と今後の展望
市場調査会社のデータによると、先端パッケージング市場は2022年に約200億ドル規模で、2028年には約400億ドルに倍増すると予測される。特に、AI半導体向けの需要が成長を牽引する。記事では、パッケージング技術の進化が、ムーアの法則の延命にも寄与すると指摘。微細化が限界に近づく中、パッケージングによる性能向上が鍵を握る。
半導体業界アナリストの佐藤氏は「パッケージング技術は、半導体の性能を決める新たなフロンティア。日本が再び存在感を示すチャンスだ」と分析する。今後の技術開発と国際競争の行方が注目される。
